AMD Epyc 9006 „Venice“: Zen-6(c)-CPUs mit bis zu 256 Kernen kosten bis zu 14.904 USD

Gleich vier Serien innerhalb der neuen Epyc-9006-Familie mit Zen 6(c) enthüllt AMD heute: für Sockel SP7 ohne und mit „3D V-Cache“ (Venice-X), für Sockel SP8 und als LP-Version. Die ersten Chips gehen primär zum neuen Rack Helios, ab dem 4. Quartal gibt es Epyc 9006 SP7 und SP8 dann für jedermann. Der Rest folgt erst 2027.

Venice wird AMD Epyc 9006

Im Rahmen des Events AMD Advancing AI 2026 hat das Unternehmen wie erwartet den Vorhang vor den neuen Zen-6(c)-Epyc-Prozessoren, Codename Venice, gelüftet. Dabei überraschte AMD direkt mit der Aufteilung in de facto vier Familien, die jedoch alle als Epyc 9006 verkauft werden. Darunter auch Epyc 9006 LP, vormals als „Verano“ bezeichnet und in der Gerüchteküche zeitweise schon mit Zen 7 gehandelt:

• AMD Epyc 9006 SP7 – bis zu 256 Kerne
• AMD Epyc 9006 SP8 – bis zu 128 Kerne
• AMD Epyc 9006X SP7 – mit 96 MB Zusatz-Cache pro CCD
• AMD Epyc 9006 LP – LPDDR-Support („Verano“)

Schon der Name der Serie ist eine Überraschung, denn mit neuem Sockel wäre ja eigentlich eine höhere Nummer an der Reihe gewesen, nun ändert sich letztlich nur die letzte Ziffer.

AMD Epyc 9006 SP7 und AMD Epyc 9006 SP8 machen im Jahr 2026 den Anfang, die X-Version mit untergeschobenem Cache und die LP-Variante folgen erst im kommenden Jahr.

Zen 6c mit 256 Kernen, Zen 6 mit 96 Kernen

Bei der Aufteilung der neuen Prozessoren auf Basis der Zen-6-Architektur gibt es mehrere Dinge zu berücksichtigen:

1. Bis zu 256 Kerne werden via Zen-6c-Kernen geboten.
2. Mit Zen 6 als „classic“-Core gibt es maximal 96 Kerne.
3. Zen 6c wird maximal mit acht 32-Kern-Chips verbaut.
4. Zen 6 classic maximal mit acht 12-Kern-Dies eingesetzt.
5. Es gibt beide Kern-Typen auf beiden Sockeln.
6. Helios nutzt Zen 6 classic mit 5 GHz, nicht Zen 6c, wie einmal vermutet.

Epyc 9996 SP7: 256 Kerne und 1.024 MB L3-Cache

Zen 6c ist aber vor allem im Vollausbau mit 256 Kernen beim neuen Flaggschiff Epyc 9996 ein wahres Monster. Dieser Prozessor für den Sockel SP7 wird insgesamt 1.024 MByte L3-Cache aufbieten, was in vielen Anwendungen zusätzlich zu der Masse an Kernen hilft. Das entspricht 128 MByte pro CCD mit 32 Kernen.

Zen 6c und Zen 6 weisen letztlich keinen Unterschied mehr beim L2-Cache pro Kern auf, Zen 6 wird nur insgesamt wohl deutlich höher takten können. Die ersten veröffentlichen Spezifikationen nennen Details: Zen 6 erreicht 5,0 GHz, Zen 6c „nur“ 4,1 GHz.

Als Speicher kann Epyc 9006 SP7 MRDIMMs mit bis zu 12.800 MT/s anbinden, viele PCIe-Lanes (erstmals mit PCIe 6.0) gibt es ebenfalls.

Epyc 9006 SP8: Zen 6 und Zen 6c auf einem Sockel

All das gibt es nicht nur im Sockel SP7, sondern auch im Sockel SP8 – hier dann aber nicht mehr mit 16 Speicherkanälen, sondern nur mit acht. Die CPUs sind wiederum bei 128 Zen-6c-Kernen gedeckelt. Das aber geschieht auch bei maximal 400 Watt, im Sockel SP7 sind 600 Watt spezifiziert.

Venice-X bringt 96 Kerne mit 4 + 8 MB L3-Cache pro Kern

Da es nun aber immer noch Einsatzzwecke gibt, die eine andere CPU erfordern, wird es Venice-X und Verano geben. Die größeren 12-Kern-Dies mit Zen 6 sind die Basis für Venice-X, die ab 2027 mit insgesamt 1.152 MByte L3-Cache für maximal 96 Kerne an den Start gehen werden.

Anhand der 1.152 MByte L3-Cache lässt sich auch ausrechnen, wie viel Cache auf die CCDs und letztlich den Kern allein entfällt. Dabei wird klar, dass AMD das bisherige Verhältnis einfach weiter nutzt, es aber durch das Wachstum von acht auf zwölf Kerne im CCD einfach mitwächst. 4 MB L3 pro Kern bleiben erhalten, bei zwölf Kernen im CCD sind das bereits 48 MByte L3-Cache pro CCD. Der aufgelegte Cache-Stapel wächst in genau gleichem Verhältnis mit: Pro Kern gibt es erneut zusätzlich 8 MB, das bedeutet bei 12 Kernen aber nun insgesamt 96 MByte statt zuvor 64 MByte bei 8 Kernen. Pro CCD sind es also kombinierte 144 MByte L3-Cache, acht CCDs bringen es letztlich auf 1.152 MB L3-Cache.

Eine Blaupause für Next-Gen-Ryzen X3D

Die Venice-X-CPUs dürften dabei den höchsten Takt fahren, AMD spricht bereits heute von 5,15 GHz und gibt so einen Hinweis, womit bei kommenden AMD Ryzen auch im Desktop-Umfeld zu rechnen ist. Hier dürften native 12-Kern-X3D-CPUs mit Taktraten >5,2 GHz erscheinen, denn im Server ist alles noch viel mehr auf Stabilität ausgelegt als im Desktop. Und die Cache-Bestückung: vermutlich identische 144 MByte pro 12-Kern-CCD. Diese Zahl wiederum will auch Intel bieten: Der 28-Kern-Gaming-Prozessor soll dort mit 144 MByte bLLC antreten.

Verano nutzt als Epyc 9006 LP SOCAMM2

Zu guter Letzt hat AMD auch Verano etwas mehr detailliert. Als LP-Variante (Low Power) von Epyc 9006 sollen diese bis zu 72 Kerne bieten, ebenfalls bis zu 5 GHz hoch takten. Als Speicher wird hier erstmals LPDDR5X unterstützt, als SOCAMM2-Module sind auch diese wechselbar.

Herstellerbenchmarks zeigen große Zugewinne

Natürlich gehört es zu einer großen Veranstaltung, auch Benchmarks zu präsentieren. Wie üblich sind die vom Hersteller mit Vorsicht zu genießen, da hier in der Regel nur das beste gezeigt wird, nicht immer aber das Gesamtbild. Da Turin aber bereits sehr gut ist, wird Venice natürlich darüber rangieren.

AMD nutzt dabei auch eine Angabe, die Intel gern bringt: Wie viele alte Server könnte man mit neuen ersetzen? AMD sagt, mit 82 neuen Venice-Server könnte man 1.000 mit älteren Intel Xeon Gold in Rente schicken.

Der neue Lieblingsgegner ist aber gar nicht mehr Intel, sondern Nvidia mit Vera und Arm mit der kommenden AGI-CPU. Erst zu Beginn der Woche versuchte Nvidia mit neuen Vera-Benchmarks AMD die Butter vom Brot zu nehmen, AMD erklärte wiederum heute, dass man dank der neuen Nvidia-Werte nun die CPU noch viel besser einordnen kann und unterm Strich sogar besser dasteht als zuvor gedacht. Ob dem wirklich so ist, werden kommende Benchmarkrunden und unabhängige Tests beweisen müssen.

Start in Helios, mehr ab Q4 und ganz viel 2027

Am Ende hat AMD heute aber noch keine komplette Modellpalette angekündigt, nur gewisse CPUs benannt – es war mehr eine große Preview. So gingen auch die technischen Betrachtungen noch nicht tief genug, das dürfte ein Server-Workshop, der sich nur den CPUs widmet, nachholen. Im Laufe des heutigen Tages gibt es aber noch eine weitere Venice-Session, der die Redaktion beiwohnen wird.

Das Startfenster ist aber bereits klar: ab dem 4. Quartal 2026 geht es los. Aber ganz viel Venice kommt erst 2027.

Im Vorfeld hatte sich AMD bedeckt gehalten, aber parallel zur Ankündigung sind auf AMD.com bereits die vollständigen Spezifikationen der neuen AMD Epyc 9006 SP7 und 9006 SP8 veröffentlicht worden. Die Meldung wurde entsprechend angepasst.

ComputerBase wurde von AMD zum AMD Advancing AI 2026 eingeladen und hat Material vorab unter NDA erhalten. Das Unternehmen übernahm dabei die Kosten für die Flüge in der Economy Class, Hotel-Übernachtungen und Verpflegung. Eine Einflussnahme des Herstellers auf die Berichterstattung fand nicht statt, eine Verpflichtung zur Veröffentlichung bestand nicht.